Juli 10, 2022

IBM plant, das Moore’sche Gesetz wiederzubeleben, indem es die Herstellung von 3D-Chips vereinfacht

IBM sagt, dass es einen Prozess entwickelt hat, der eine einfachere Möglichkeit bietet, Chips mithilfe der 3D-Stapeltechnologie zu bauen. Wann diese Technologie kommerziell angeboten wird, steht natürlich noch nicht fest.

IBM hat mit dem japanischen Halbleiterunternehmen Tokyo Electron daran gearbeitet, den Chipherstellungsprozess mit 3D-Stacking-Technologie zu vereinfachen. Die beiden Unternehmen haben nach eigenen Angaben ein Pilotsystem in New York gebaut, in dem sie untersuchen werden, wie eine vollständige 3D-Stapelproduktionslinie implementiert werden kann.

Laut TheRegister wird die 3D-Stacking-Technologie hauptsächlich in Produkten wie Speicher mit hoher Bandbreite verwendet, aber IBM glaubt, dass diese Technologie das Potenzial hat, Transistoren in einem bestimmten Volumen zu platzieren, anstatt sie auf einer flachen Fläche in Chips zu platzieren. Zu diesem Zeitpunkt werden Bedingungen für die Wiederbelebung des Mooreschen Gesetzes geschaffen.

Das Ende des Moore’schen Gesetzes bezieht sich hauptsächlich darauf, wie Herstellungsprozesse möglicherweise an die physikalischen Grenzen von Silizium herankommen. Tatsächlich wird erwartet, dass wir mit der 2-Nanometer-Lithographie, die in einigen Jahren zum Einsatz kommen wird, die endgültigen Grenzen dieses Gesetzes erreichen werden, und die erwähnte Technologie schließt dieses Verfahren aus.

Verwandter Artikel:

Um einen Chip mit 3D-Stacking-Technologie herzustellen, ist es notwendig, zerbrechliche Siliziumwafer während des Produktionsprozesses auf dem Trägerwafer zu befestigen. Laut IBM können diese Trägerwafer auch aus Silizium bestehen, aber um sie nach der Bearbeitung zu trennen, ist mechanischer Kraftaufwand erforderlich, der die Wafer beschädigen kann; Aus diesem Grund wird bei diesem Verfahren Glas verwendet, da es mit diesem Material auf dem Produktionswafer aufgebracht und mit ultravioletten Lasern entfernt werden kann.

IBM und Tokyo Electron haben nach eigenen Angaben ein neues Verfahren entwickelt, bei dem Silizium mit einem Infrarotlaser gespalten wird, sodass anstelle von Glas Standard-Siliziumwafer als Träger verwendet werden können. Dieses Verfahren vereinfacht den Produktionsprozess, indem es den Bedarf an Glas eliminiert, und es soll auch andere Vorteile haben, wie das Eliminieren von Werkzeugkompatibilitätsproblemen, das Reduzieren von Defekten und das Ermöglichen von Inline-Tests von Wafern.

Die beiden Unternehmen arbeiten seit 2018 im Rahmen ihrer mehr als 20-jährigen Chipherstellungskooperation an der Technologie. Tokyo Electron ist verantwortlich für die Entwicklung einer neuen 300-mm-Fertigungseinheit, die gebondete Siliziumwaferpaare für die Massenproduktion freigeben und trennen kann.

Wann die 3D-Stacking-Technologie reif für die Chip-Produktion sein wird, hat IBM noch nicht verraten, es dürfte aber noch mindestens ein paar Jahre dauern, bis aus dem experimentellen System des Unternehmens ein kommerziell nutzbares Verfahren wird.

Subscribe to the newsletter

Fames amet, amet elit nulla tellus, arcu.

Leave A Comment